Circuitos Temporizadores: Astable y Monoestable

Circuitos Temporizadores

Circuito Astable

Se muestra la forma de conectar el circuito integrado 555 como generador de trenes de pulso. Los conectores 6 y 2 están conectados entre sí. El circuito formado por R1, R2 y el capacitor C1 controlan el voltaje de entrada de los comparadores. Esto se debe a que, cuando C1 está descargado, el comparador de umbral aplica un bajo a la entrada R y el de disparo un alto a la entrada S. La salida OUT está en su nivel alto, y la salida Q negada del flip-flop es baja. El transistor de descarga está en corte, y C1 comienza a cargarse a través de R1 y R2. A medida que C1 se carga, el voltaje en sus terminales crece hasta alcanzar el valor de umbral. Cuando esto sucede, el comparador de umbral aplica un alto a la entrada R del flip-flop y el de disparo un bajo a la entrada S. Como resultado, la salida del circuito se hace baja, la salida Q negada se hace alta, el transistor pasa a estado de conducción y C1 comienza a descargarse a través de R2. Cuando el voltaje de C1 se hace inferior al voltaje de disparo, el comparador de disparo aplica un alto a la entrada S y el de umbral un bajo a la entrada R.

Fórmulas de cálculo:

• Tc (tiempo de carga): 0.693 x (R1 + R2) x C1
• Td (tiempo de descarga): 0.693 x (R2 x C1)
• T (periodo): Tc + Td

Circuito Monoestable

Generador de pulso de duración definida (temporizador). La entrada de umbral (pin 6) está conectada a la salida de descarga (pin 7). El circuito está formado por R1, R2, C1 y el interruptor S1, que controlan el voltaje de entrada aplicado a cada comparador y establecen el momento de arranque y la duración del pulso de salida.

Cuando S1 está abierto, la entrada de disparo (pin 2) está conectada a +Vcc a través de R2, y el comparador de disparo aplica un bajo a la entrada S del flip-flop. La salida del temporizador (OUT) es de nivel bajo, y la salida Q negada es alta. El transistor Q1 está en estado saturado, y su conector (pin 7) descarga el condensador C1, conectando a tierra la entrada de umbral (pin 6). Como resultado, el comparador de umbral aplica un bajo a la entrada R del flip-flop. Puesto que la entrada S también es bajo, la salida permanece baja.

Cuando se pulsa momentáneamente S1 (pin 2), se aplica un alto a la entrada S del flip-flop. Como resultado, el pin 3 pasa del estado bajo al estado alto. Al liberar S1, la entrada S retoma el estado bajo, pero la salida se mantiene alta. La salida Q negada es baja, el transistor está en corte, y C1 comienza a cargarse a través de R1. El voltaje sobre C1 se hace superior a los ⅔ de Vcc, y el comparador de umbral aplica un alto a la entrada R del flip-flop, haciendo que la salida del circuito se haga baja. La salida permaneció en alto durante un tiempo determinado.

Fórmula de cálculo:

• T (tiempo de pulso): 1.1 x R1 x C1