Multiplicación de Punto Flotante y Complemento a 2
Enviado por Chuletator online y clasificado en Matemáticas
Escrito el en 
español con un tamaño de 2,64 KB
Multiplicación de Punto Flotante
Multiplicando BR - Exponente multiplicador q
Multiplicador QR - Sumador entre los exponentes a y b
Si algún operando es igual a 0, el producto parcial AC se coloca en 0 y la operación se termina (END).
Si ninguno de los operadores es 0, el proceso continúa con la suma de exponentes.
Se transfiere los exponentes 'q' a 'a', se suman los dos exponentes y se transfiere la suma a 'a'.
Puesto que ambos exponentes están sesgados por la suma de una constante, el exponente suma tendrá este sesgo dos veces. Por ello, se resta el número sesgo de la suma, obteniendo el exponente correctamente sesgado para el producto.
El producto se realiza con el producto residiendo en A y Q. No puede ocurrir sobreflujo durante la multiplicación, por lo que no es necesario verificarlo.
El producto debe tener un subflujo de tal manera que el bit más significativo en A se verifica:
Si es 1, el producto ya está normalizado.
Si es 0, la mantisa AQ se desplaza a la izquierda y el exponente se decrementa.
Aunque la mitad de la mantisa de orden inferior está en Q, no se utiliza para el producto de punto flotante. Solo se toma el valor en el AC como producto.
Multiplicación (Complemento a 2)
QR Multiplicador abajo
BR multiplicando arriba
QR multiplicador, bits de signo Qs, bits de magnitud Q, bit menos significativo Qn
Los productos parciales se forman en AC (si son negativos, están en la representación del C2)
AC se aclara para retener un producto parcial 0
SC contador de secuencia se coloca en un número igual al número de bits en la parte de magnitud del multiplicador.
El bit de sobreflujo (v) se aclara.
Si el signo del multiplicador es negativo (1), tanto QR como BR se complementan. Así se asegura de que el multiplicador es siempre positivo al comienzo de la operación.
Si el bit menos significativo Qn del multiplicador es 1, el multiplicando en BR se suma al producto parcial presente en el AC.
El bit de sobreflujo V se coloca si hay un sobreflujo y se aclara de otra manera.
Si Qn=0 no se realiza suma y el bit de sobreflujo V permanece en 0.
El producto parcial en AC y Q se desplaza una vez a la derecha.
El bit menos significativo AC se desplaza en Q, saltándose el bit de signo Qs.
El bit de signo en el AC permanece inmodificado si V=0 pero se complementa si V=1.
El producto final se forma en el AC y Q.
El signo del producto está disponible en el primer bit de AC. El signo de QR debe ser el mismo que el del producto.
Se transfiere el bit de signo de AC en QR.