Mapas de Memoria en Sistemas Microprogramables
Enviado por Chuletator online y clasificado en Informática y Telecomunicaciones
Escrito el en 
español con un tamaño de 3,77 KB
Expansión de memorias integradas
B. Expansión del nº de posiciones
Mapas de memoria
Cada microprocesador posee un nº de líneas del bus de direcciones fijo, de forma que la capacidad de la memoria que puede controlar está limitada. La representación gráfica de toda la capacidad de direccionamiento de un sistema con microprocesadores constituye el llamado mapa de memoria. Podemos distinguir:
- Mapa de memoria funcional: nos indica el uso que el sistema dedica a cada una de las posiciones de memoria. Es un mapa software.
- Mapa de memoria físico: presenta la correspondencia entre cada una de las direcciones y la pastilla física que las contiene. Es un mapa hardware.
Mapas de memoria
Mapa de memoria de un sistema con microprocesador
| Direcciones | Mapa de memoria | ||||
|---|---|---|---|---|---|
| Decimal | Hexadecimal | Funcional | Físico | ||
| 0000 | 2047 | 0000 | 07FF | RAM básica variables y pila | Pastilla 1 RAM 2 K x 8 |
| 2048 | 4095 | 0800 | 0FFF | RAM general programas | Pastilla 2 RAM 2 K x 8 |
| 40960 | 49151 | A000 | BFFF | Interfaz Entrada/Salida | Pastillas diversas |
| 61440 | 63487 | F000 | F7FF | ROM opcional aplicaciones | Pastilla 3 ROM 2 K x 8 |
| 63488 | 65535 | F800 | FFFF | ROM básica arranque | Pastilla 4 ROM 2 K x 8 |
Mapas de memoria
Implementación de mapas de memoria
Implementar un mapa de memoria es diseñar un circuito combinacional denominado lógica de selección, que servirá para que la CPU active en cada momento una sola pastilla de memoria, mediante los pines de selección de chip. La lógica de selección será la encargada de que cada pastilla resulte activada cuando en el bus de direcciones esté presente alguna dirección perteneciente a dicha pastilla.
En el siguiente apartado vamos a estudiar la memoria y su lógica de selección dentro de un sistema microprogramable basado en el micro 6502.
Ejemplo práctico
- RAM: 2K x 8 bits. Posee 11 líneas de direcciones (A0-A10) y 8 de datos. Además, dispone de habilitación escritura (WE), habilitación de salidas (OE) y selección de chip (CS).
Mapas de memoria
- ROM: Chip de EPROM de 8 bits y 2K.
A0-A10: Líneas de direcciones
D0-D7: Salida de datos
CE: Habilitador de la pastilla
OE: Habilitador de salidas
PGM: Condición de programación
Vcc: Voltaje de alimentación +5.0 Volts
Vss: Terminal de tierra 0.0 Volts
Vpp: Voltaje de programación
NC: No conexión
Ejemplo práctico
- Mediante el bloque decodificador, la CPU selecciona el componente con el cual transferirá datos.
- Los circuitos U11, U12 y U13 son decodificadores:
- U12-U13: Decodificadores de 3 a 8 líneas.
- U11: Doble decodificador 2 a 4.
Circuito de decodificación de memoria
Ejemplo práctico
- Los 64 KB se dividen en 8 zonas de 8 KB mediante U13:
- De las anteriores, se asignan para el equipo:
- Área 0000H a 1FFFH ...... Asignada a RAM (8 K)
- Área A000H a BFFFH ...... Asignada a E/S (8 K)
- Área E000H a FFFFH....... Asignada a ROM (8 K)
- RAM: Dividimos los 8K en 4 partes de 2K mediante U11: selecciona la memoria básica; la ampliación. en J1 para ampliación externa.