Fundamentos de Circuitos Digitales: Tablas de Verdad, Puertas Lógicas y Microprocesadores

Tabla de Fases

Variables (PCA): Combinaciones y salidas (CA). Crear la tabla de fases y fusionar CA=01 en Q=1 y CA=10 en Q=0. Unir CA=00 con la Q que sea posible.

Karnaugh: Implementar Karnaugh de C, A y Qt++.

Circuitos: Diseñar circuitos o decodificador 4x16 y circuitos (Qt++ a Qt). Columnas de R y S, Karnaugh de R y S y circuito con biestable RS. Las salidas Q y no(Q) se combinan para hallar A y C.

Consideraciones: En las tablas asíncronas solo puede cambiar una variable, mientras que en las síncronas pueden cambiar dos.

Circuito

Emisor a 0V: Transistor polarizado BE → IC1=0 → IB2=0 → Transistor 2 en corte y en la salida un 1 (si en la salida hay una base de transistor, está activo).

Emisor a Vcc: Transistor polarizado BC → Transistor 2 saturado y en la salida un 0 (si en la salida hay una base de transistor, está cortado).

Transistor en paralelo con resistencia: Corte.

Transistor debajo del paralelo de resistencia: Saturado.

Puertas Lógicas

TTL: Transistor con emisor a entrada, colector sin conexión y base con resistencia a Vcc.

CMOS: Condensador [pF] en paralelo con resistencia [MΩ] y a tierra.

AND: Dos diodos en paralelo con los cátodos saliendo y resistencia a Vcc.

OR: Dos diodos en paralelo entrando y resistencia a tierra.

Inversor: Resistencia en la base de transistor con emisor a tierra y colector a resistencia y Vcc. La salida inversa se encuentra entre el colector y la resistencia.

Conexión de cables: AND. Tierra + Resistencia = 0. Tierra + Zener = 1.

PLD (Dispositivos Lógicos Programables)

Convertir S0, S1 y S2 a la primera forma canónica y realizar tres mapas de Karnaugh. Identificar todas las combinaciones distintas entre los tres mapas (P0, P1, P2…) y construir las ecuaciones: S0=P0+P1…, S1=P0+P2… y S2=P3+P5…

Salida sin Rebotes

Interruptor en A: S=1, que termina con rebotes → Q=1.

Interruptor en B: R=1, que comienza con rebotes → Q=0. Justo cuando empiezan los rebotes de R, la Q pasa a 0 sin rebotes.

Microprocesador Lee 4 Preselectores

DCBA del microprocesador a BCD-7segs con no(LT) a Vcc y no(BL) y LE a masa, y a 4 displays. Selecciones S0 y S1 del microprocesador a B y A de un decodificador 4x10, D y C a tierra. Salidas de 4 a 9 del decodificador al aire y de 0 a 3 van cada una a resistencia + base de un transistor con emisores a tierra y colectores a las k de los displays.

Microprocesador de 8 Bits

Memoria: 4kB de RAM arriba, 1 byte de entrada y otro de salida, espacio libre y 4kB de EPROM abajo. 4kB son 12 bits, así que se fijan A15, A14, A13 y A12 y cambian de A11 a A0.

Asignación de direcciones:

• RAM: A15=A14=A13=A12=0 (de todo 0 a todo 1).
• Entrada: Siguiente combinación.
• Salida: Siguiente combinación.
• EPROM: A15=A14=A13=A12=1 (desde todo 0 hasta todo 1).

A13 y A12 diferencian todo menos la entrada y la salida, así que se coge también A0. Se meten las A a una RAM, se sacan las D, no(R)/W y CS (negada) es no(CSRAM). Se meten las A a una EPROM, se sacan las D, no(OE) a no(R)/W y CS (negada) es no(CSEPROM). A12 y A13 a un decodificador 2x4 y S0 (negada) a no(CSRAM), S3 (negada) a no(CSEPROM), S2 (negada) al aire y S1 (negada) a una OR con A0. La salida de la OR es no(CSED) y va a otra OR con no(R)/W y no(OE). S1 (negada) y no(A0) van a otra OR y su salida es no(CSSD).

Decodificador 3x8 con 2 Memorias ROM de 9 A (Direcciones) y 4 D (Datos)

Tabla de Verdad: Con E2, E1 y E0 como entradas (8 combinaciones) y de S7 a S0 como salidas. Colocar en orden las 8 primeras combinaciones de cada ROM (el resto no se pone), pasar las direcciones hexadecimales a binarias y colocarlas al lado de las S.

Conexiones: A2, A1 y A0 son las que diferencian cada dirección, así que se meten E0, E1 y E2 en A0, A1 y A2 de la primera ROM, de A3 a A8 se ponen a 1 o 0, Vcc, no(E), GND a tierra y las salidas a S4, S5, S6 y S7. E0, E1 y E2 se meten en A0, A1 y A2 de la segunda ROM, de A3 a A8 se ponen a 1 o 0, Vcc, no(E) con la otra, GND a tierra y las salidas a S0, S1, S2 y S3.

Microprocesador con 2 ROM de 8kB, 1 EPROM de 8kB y 8 RAM de 32kB

Asignación de Memoria:

• RAM: A15=0, resto de todo 0 (0000h) a todo 1 (7FFFh).
• EPROM: A15=A13=1 y A14=0, resto de todo 0 (A000h) a todo 1 (BFFFh).
• ROM0: A15=A14=1 y A13=0, resto de todo 0 (C000h) a todo 1 (DFFFh).
• ROM1: A15=A14=A13=1, resto de todo 0 (E000h) a todo 1 (FFFFh).

Orden Descendente: RAM de 0000h a 7FFFh, espacio libre, EPROM de A000h a BFFFh, ROM0 y ROM1 de E000h a FFFFh.

Consejo: Al diseñar un divisor de frecuencia o temporizador, verificar si se puede optimizar la representación en hexadecimal.