Especificaciones y Modos Operacionales del Controlador de Interfaz Paralela Intel 8255

Interfaz del Puerto Paralelo Intel 8255

El Intel 8255 es un dispositivo programable de E/S (Entrada/Salida) de propósito general. Es un CI (Circuito Integrado) de 40 terminales, de los cuales 24 son terminales de E/S que se pueden programar individualmente en 2 grupos de 12.

Características Principales

• Posee 3 modos de operación.
• Contiene 3 puertos paralelos programables de 8 bits cada uno (C/U).
• Cada puerto tiene su propio registro.
• Dispone de un Registro de Control de los Puertos.

Programación del 8255: Formato de la Palabra de Control

La palabra de control se utiliza para programar los 2 grupos de puertos de la interfaz 8255:

• Los primeros 3 bits programan el modo y la forma del Grupo B.
• Los siguientes 4 bits (D3 a D6) programan el Modo y la forma del Grupo A (formado por el Puerto A y la mitad inferior del Puerto C).

Modo 0: Operación Básica de E/S

En el Modo 0, se asigna operación de E/S a cada uno de los 3 puertos.

• No se utiliza un protocolo de handshaking para el intercambio de datos.
• Los datos solo se escriben y leen en un puerto.
• La salida se memoriza (latch) tras ser enviada.

Características Básicas del Modo 0

• Dispone de 2 puertos de 8 bits y 2 puertos de 4 bits.
• Cualquier puerto puede configurarse como E/S.
• Las salidas tienen Latch.
• Las entradas no tienen Latch.

Modo 1: E/S con Handshaking

La transferencia de datos de E/S se realiza con señales de control de handshaking, lo que permite un modo de transparencia concertada. El Puerto A y el Puerto B utilizan las líneas del Puerto C para generar o aceptar señales de handshaking en modo de pulsos (strobe).

Características Básicas del Modo 1

• Cada grupo consta de 8 bits de puerto de datos y 4 bits de Control de datos.
• Cada puerto puede ser E/S.
• Las E/S se latchean.
• El puerto de 4 bits se utiliza como Puerto de Control (P control).

Funciones de los Módulos de E/S

Los módulos de E/S cumplen varias funciones esenciales:

1. Control y Temporización.
2. Comunicación con el procesador.
3. Comunicación con los dispositivos periféricos.
4. Almacenamiento temporal de datos.
5. Detección de Errores.

Técnicas de Intercambio de Datos con el Procesador

Existen 3 técnicas principales para las operaciones de Entrada/Salida:

1. E/S Programada

Los datos se intercambian directamente con el módulo. El procesador ejecuta un programa que controla la operación E/S, incluyendo la comprobación de estado, el envío de una orden de lectura/escritura y la transferencia del dato.

2. E/S Mediante Interrupción

Con esta técnica, el procesador proporciona la orden de E/S, continúa ejecutando otras instrucciones y es interrumpido por el módulo E/S cuando este ha finalizado su trabajo.

3. Acceso Directo a la Memoria (DMA)

Los datos son transferidos desde el periférico a la memoria, sin intervención directa del procesador, mediante un dispositivo DMA específico.

Manejo de Interrupciones en el HW8086

Proceso de Interrupción por HW8086

Al detectar la señal de interrupción, el 8086 la reconoce enviando un Interrupt Acknowledge. El dispositivo interruptor responde enviando un número de 8 bits por el bus de datos, llamado Interrupt Number. Cada dispositivo utiliza un número diferente para identificar su propia rutina de servicio.

El proceso de enviar señales de control de ida y vuelta se denomina Hand-Shaking y es necesario para identificar el dispositivo interruptor. Decimos que ocurre una interrupción de tipo N cuando un dispositivo utiliza el número de interrupción N para interrumpir al 8086. La transferencia a una rutina de interrupción es similar a una llamada a procedimiento; antes de ello, el 8086 guarda los registros en la pila (*stack*).

Secuencia de Manejo de Interrupción

1. El dispositivo envía una señal de interrupción al Microprocesador (Mp).
2. El procesador termina la instrucción actual.
3. El procesador comprueba si existen interrupciones, determina si hay alguna pendiente, y envía una señal de reconocimiento al dispositivo que la originó. Esta señal hace que el dispositivo desactive la interrupción.
4. El micro introduce el PSW (Program Status Word) y la dirección de la instrucción (PC) en la pila de control.
5. El procesador (Mp) carga la nueva dirección en función de la interrupción.
6. Guarda el resto de la información de estado del procesador (registros).
7. Procesa la interrupción.
8. Restaura la información de estado del proceso.
9. Restaura el PSW y el PC.

Técnicas de Identificación de Interrupción

• Múltiples líneas de interrupción.
• Consulta por Software (SW).
• Conexión en Cadena (Consulta por Hardware con Vector).
• Arbitraje de Bus.