Circuitos Biestables y Contadores Digitales: Fundamentos y Aplicaciones

Estudio del Circuito Biestable con Puertas NOR (Flip-Flop RS)

Funcionamiento:

• Si S=0 y R=0: El biestable no cambia de estado (mantiene el estado anterior).
• Si S=0 y R=1: El biestable se pone a 0 (Reset).
• Si S=1 y R=0: El biestable se pone a 1 (Set).
• Si S=1 y R=1: La salida es indeterminada.

R:        0 0 1 1
S:        0 1 0 1
Q(t+1): Q(t) 1 0 Ind.
        

Q(t):     0 0 1 1
Q(t+1):   0 1 0 1
R:        X 0 1 0
S:        0 1 0 X
        

Cronograma:

La salida Q sube cuando S sube y baja cuando R sube.

Flip-Flop JK

El biestable JK se diseña como una mejora del biestable RS. Su principal característica consiste en resolver la indeterminación que se presenta en el biestable RS.

Funcionamiento:

• Si J=0 y K=0: La salida del biestable no cambia de estado (mantiene el estado anterior).
• Si J=0 y K=1: El nivel de salida es 0 (Reset).
• Si J=1 y K=0: El nivel de salida es 1 (Set).
• Si J=1 y K=1: La salida del biestable cambia de valor (conmutación o Toggle). Si está a 1, pasa a 0; y si está a 0, pasa a 1.

J:        0 0 1 1
K:        0 1 0 1
Q(t+1): Q(t) 0 1 ^Q(t)
        

Q(t):     0 0 1 1
Q(t+1):   0 1 0 1
J:        0 1 X X
K:        X X 1 0
        

Flip-Flop RS Sincronizado por Nivel de Reloj

Para poder sincronizar toda la circuitería de un equipo digital y que funcione adecuadamente, es necesario usar una señal de reloj que hace que todos los circuitos funcionen sincronizadamente. El biestable se activa cuando dicha señal de reloj está en nivel alto.

Funcionamiento:

• La salida Q comienza en 0.
• Cuando CLK está a 0, se mantiene el estado anterior.
• La salida Q sube cuando S y CLK están a 1.
• La salida Q baja cuando R y CLK están a 1.

Flip-Flop JK por Flanco de Subida o Bajada

En el diseño de biestables, los fabricantes utilizan como forma más precisa de sincronización el disparo por flanco. En este caso, el biestable se activa en el instante en el cual la señal de reloj exterior presenta un flanco de subida o un flanco de bajada.

Funcionamiento (Ejemplo de Flanco de Bajada):

• La salida Q sube cuando J es 1 y CLK presenta un flanco de bajada.
• La salida Q baja cuando J es 0 y CLK presenta un flanco de bajada.

Flip-Flop D por Flanco de Subida

Este biestable tiene una entrada de datos (D), una entrada de reloj (CLK) y dos salidas (Q y ^Q).

Tabla de Verdad:

CLK:  
   

D:        0       1
Q(t+1):   0       1

Funcionamiento:

• La salida Q sube cuando CLK presenta un flanco de subida y D está a 1.
• La salida Q baja cuando CLK presenta un flanco de subida y D está a 0.

Flip-Flop D por Nivel Alto de Reloj

Este biestable es similar al Flip-Flop D por flanco de subida. Su diferencia consiste en que su salida se activa cuando la señal de reloj (CLK) se encuentra en nivel alto, y en este caso, la salida Q refleja exactamente la entrada D.

Funcionamiento:

• La salida Q sube cuando CLK y D están a 1.
• La salida Q baja cuando CLK está a 1 y D está a 0.

Flip-Flop JK por Flanco con Entradas Asíncronas (Preset y Clear)

Las entradas asíncronas (Preset y Clear) se utilizan para inicializar el biestable en un determinado valor. Estas entradas tienen prioridad sobre las demás entradas y, cuando se activan, obligan a activar las salidas independientemente del valor de las otras entradas. Las entradas asíncronas se activan con lógica negativa (nivel bajo).

Tabla de Verdad con Entradas Asíncronas:

PR:       0 0 1 1 1 1 1
CLR:      0 1 0 1 1 1 1
CLK:      X X X 
 
 
 

J:        X X X 0 0 1 1
K:        X X X 0 1 0 1
Q(t+1): Ind. 1 0 Q(t) 0 1 ^Q(t)

Contador Asíncrono Binario Natural Ascendente con 4 Biestables JK

Descripción del Circuito:

Para construir este contador, se unen todas las entradas J y K de los cuatro biestables y se conectan a un nivel lógico "1". Las salidas Q de cada biestable se conectan a la entrada de reloj (CLK) del siguiente biestable, formando una cadena. Las salidas se nombran Qa, Qb, Qc y Qd. La última entrada CLR se conecta a una resistencia de 10 kΩ con un pulsador y toma de tierra.

La entrada asíncrona Preset (PR) de los cuatro biestables está conectada a un nivel lógico "1" y, por lo tanto, está desactivada. Sin embargo, las entradas asíncronas Clear (CLR) están conectadas a un pulsador y a una resistencia de 10 kΩ, los cuales inicializan el contador y ponen su cuenta a 0.

Cronograma:

El cronograma muestra 16 impulsos y las 4 salidas: Qa, Qb, Qc y Qd. La cuenta comienza en 0.

Contador Asíncrono Descendente Codificado en Binario con 4 Biestables JK

Descripción del Funcionamiento:

Este contador comienza su cuenta con "1111" y va descendiendo hasta llegar a 0. Para inicializar la cuenta en el valor "1111", utiliza las entradas asíncronas Preset (PR), las cuales hacen que los biestables se inicialicen a 1. Otra diferencia con el contador anterior es que la entrada de reloj (CLK) de cada biestable se toma desde la salida negada (^Q) del biestable anterior, y así se consigue la cuenta descendente.

Descripción del Circuito:

Se unen las entradas J y K del primer biestable con todas las entradas CLR y se conectan a un nivel lógico "1". Todas las entradas Preset (PR) se unen y también se conectan a una resistencia (que ahora se encuentra a la izquierda). Las salidas Q únicamente se suben, sobrepasando la línea de las PR. Las salidas negadas (^Q) se conectan a las entradas CLK, y las entradas J se unen a la línea de CLR.

Cronograma:

El cronograma muestra 16 impulsos y las 4 salidas: Qa, Qb, Qc y Qd. La cuenta comienza en "1111" (es la inversa del cronograma del contador ascendente).

Contador UP/DOWN (Ascendente/Descendente)

Cuando la entrada de control UP/DOWN está a 1, las puertas AND situadas en las salidas Q están activas y, a través de las puertas OR, introducen las entradas de reloj de los siguientes biestables. En este caso, el contador cuenta de manera ascendente.

En el caso de que la entrada de control UP/DOWN esté conectada a 0, las puertas AND que se activan son las situadas en las salidas negadas (^Q) de los biestables. En este caso, la entrada de reloj de cada biestable proviene de la salida negada del biestable anterior, por ello la cuenta es descendente. Además, este contador tiene un pulsador que permite inicializar el contador, poniendo todos los biestables a 0.

Contador BCD (Decimal o de Décadas)

Este contador, también llamado contador de décadas o contador decimal, cuenta 10 estados diferentes desde 0 hasta 9. Para construir este contador asíncrono decimal, se parte de un contador binario natural con 4 biestables y se recorta la cuenta de este contador, haciendo que cuando aparezca la primera combinación prohibida, el biestable se reinicie (reset), se ponga a 0, y se inicialice de nuevo la cuenta.

Cronograma:

Su cronograma es similar al del "Contador Asíncrono Binario Natural Ascendente con 4 Biestables JK", la única diferencia es el número de impulsos (se detiene en 9).

Contador Integrado 74LS93

Descripción del Circuito:

Para el 74LS93, se unen las primeras entradas J y K y se conectan a un nivel lógico "1". La entrada de reloj CLKA se conecta al primer biestable, y la entrada CLKB se conecta al segundo biestable. Las entradas CLR se unen y se conectan a una puerta NOR de dos entradas (R01 y R02). Desde las salidas Q, se traza una línea hacia arriba, nombrando Qa, Qb, Qc y Qd. La segunda, tercera y cuarta salidas Q también se unen a la entrada CLK del siguiente biestable (excepto la última Qd). Todo el circuito se rodea con una línea discontinua (indicando que es un componente integrado).

Características del Integrado:

Este integrado tiene dos entradas de reloj: la primera (CLKA) entra al primer biestable, y la segunda (CLKB) a los tres biestables siguientes. Igualmente, la salida del primer biestable (Qa) no está conectada internamente a la entrada de reloj del siguiente biestable. Esta configuración permite usar el integrado como un biestable individual, como un contador de 3 bits, o unir los 4 biestables para formar un contador de 4 bits. Este integrado también tiene las entradas R01 y R02 que permiten poner a 0 el contador y variar la cuenta del mismo.