Arquitectura de Microprocesadores: Memorias RAM, ROM y Control de Bus

Componentes Esenciales del Microprocesador

Este documento detalla los tipos de memoria, la organización externa, los modos de trabajo y los mecanismos de control de bus fundamentales en la arquitectura de un microprocesador.

Tipos de Memoria

Memoria RAM (Random Access Memory)

Las memorias RAM almacenan datos que cambian con frecuencia. Son volátiles (excepto la NVRAM), de acceso aleatorio y permiten operaciones de lectura y escritura. El tiempo de acceso a una dirección es independiente de su posición física. Para acceder al contenido, se especifica la dirección física.

Tipos de RAM:

• Asíncronas:
  • SRAM (Static RAM): Celda básica biestable con una estructura matricial que incluye decodificadores de filas y columnas. Sus operaciones se definen por las siguientes condiciones:
    • Sin seleccionar: si /CE=1
    • Preparación para lectura: si /CE=0 y /OE=/WE=1
    • Lectura: si /CE=/OE=0 y /WE=1
    • Escritura: si /CE=/WE=0 y /OE=1 o /CE=/OE=/WE=0
  • DRAM (Dynamic RAM): Celda básica con condensador y transistor MOS. Ofrece mayor integración que la SRAM, pero requiere refresco constante debido a la pérdida de carga del condensador. Incluye un circuito adicional para reescritura y líneas de direcciones de control de acceso a filas (RAS) y columnas (CAS) multiplexadas.
• Síncronas:
  • SSRAM (Synchronous Static RAM)
  • SDRAM (Synchronous Dynamic RAM): Utiliza tecnología de transistores MOS.

Memoria ROM (Read Only Memory)

Las memorias ROM almacenan datos permanentes o que no cambian con frecuencia. Son no volátiles y de acceso aleatorio, permitiendo una lectura rápida. La escritura, sin embargo, es más lenta y se realiza con dispositivos bipolares o MOS, no siendo habitual durante el funcionamiento normal del sistema microprocesador.

Su estructura es matricial, con m líneas de direccionamiento (2^m posiciones), n líneas de datos y líneas de control como /CE (habilitación del circuito integrado) y /OE (habilitación de salidas).

Tipos de ROM:

• ROM de Máscara: Programada durante el proceso de fabricación.
• PROM (Programmable ROM): Programable una sola vez por el usuario.
• EPROM (Erasable Programmable ROM): Reprogramable y borrable mediante radiación UV. Las PROM=OTP (One-Time Programmable) son EPROM sin ventana.
• EEPROM (Electrically Erasable Programmable ROM): Reprogramable y borrable eléctricamente, permitiendo un borrado selectivo por posiciones.
• Flash: Un tipo de EEPROM con acceso más rápido y borrado simultáneo de toda la memoria. Solo puede reprogramarse por bloques, no palabra por palabra.

Organización Externa del Microprocesador

Espacio de Direcciones (FC0, FC1 y FC2)

Las señales FC0, FC1 y FC2 indican el tipo de actividad que el microprocesador está desarrollando al acceder a los buses. Son válidas solo cuando la señal /AS (Address Strobe) es 0. Su uso permite separar los espacios de direcciones de memoria (proporcionando mayor seguridad) y aumentar la capacidad de direccionamiento hasta 64 Mbytes.

Funciones del Espacio de Direcciones:

1. Reservado
2. Acceso de usuario a datos
3. Acceso de usuario a programa
4. Reservado
5. Reservado
6. Acceso de supervisor a datos
7. Acceso de supervisor a programa
8. Reconocimiento de interrupción

Modos de Trabajo del Microprocesador

• Modo Supervisor: Es el modo inicial. Tiene acceso pleno a todos los recursos internos (registros). El paso a modo usuario se realiza por software, cambiando un bit del registro de supervisor.
• Modo Usuario: Posee acceso restringido a los recursos internos. El paso a modo supervisor ocurre por una excepción (interrupción) aceptada.

Control de Bus

Control de Bus Asíncrono

Se utiliza para la conexión de memorias y periféricos. Incluye las siguientes señales:

• Salida /AS (Address Strobe): Indica la validez de la dirección presente en el bus de direcciones, así como la validez de las señales /UDS, /LDS y FC0, FC1, FC2. También interviene en el control de dispositivos síncronos conectados a los buses del sistema microprocesador.
• Salida R/W (Read/Write): Indica el tipo de ciclo: lectura (R/W=1) o escritura (R/W=0).
• Entrada /DTACK (Data Transfer Acknowledge): Señal externa al microcontrolador que indica que el dato ya ha sido leído del bus (en un ciclo de escritura por parte del microcontrolador) o que ya ha sido depositado (en un ciclo de lectura). Es generada por la lógica de selección o por un periférico externo.

Conexión de Periféricos Síncronos

Para la conexión de periféricos síncronos, se emplean las siguientes señales:

• Salida E (Enable): Señal de reloj con un periodo 10 veces superior a la entrada CLK (reloj H). Permanece a 0 durante los 6 primeros ciclos y a 1 durante los 4 ciclos restantes.
• Entrada /VPA (Valid Peripheral Address): Enviada al microprocesador por la lógica de selección de periférico para indicar que la dirección en el bus (señal /AS junto con las líneas Ai) está asignada a un dispositivo síncrono. A partir de este punto, el microprocesador 68000 gestionará la lectura/escritura al ritmo marcado por la señal E. Cualquier dirección que comience con A23=1 activa la transferencia síncrona, ya que activa la señal /VPA.
• Salida /VMA (Valid Memory Address): Señal de tipo triestado que indica cuándo una dirección colocada en el bus de direcciones es válida para la selección del periférico síncrono.

Lógica de Selección en 2 Niveles:

1. Primer Nivel: Selección del mapa de memoria para periféricos, activando la señal /VPA de entrada al microprocesador. Se emplean las líneas del bus asíncrono.
2. Segundo Nivel: Generación de la señal CS (Chip Select) para cada periférico. Se emplean las líneas del bus de direcciones y la salida /VMA.